طراحی فیزیکی PnR :VLSI با Cadence

آنچه فرا خواهید گرفت:

• جریان کامل PnR: فرآیند گام‌به‌گام طراحی فیزیکی را از Netlist تا GDSII درک کنید.
• تسلط به ابزارها: تجربه‌ی عملی با ابزارهای استاندارد صنعتی Cadence برای PnR به دست آورید.
• Floorplanning: به تکنیک‌های برآورد مساحت دای، جانمایی I/O و جانمایی ماکرو را برای بهینه‌سازی طرح بندی تراشه مسلط شوید.
• برنامه‌ریزی توان: شبکه‌های توان قدرتمند (power stripes/rings) طراحی کنید تا IR drop و الکترومایگریشن کاهش یابد.
• بهینه‌سازی جانمایی: جانمایی سلول‌های استاندارد را انجام دهید و مشکلات تراکم و زمان‌بندی مرتبط با جانمایی را برطرف کنید.
• تحلیل زمان‌بندی: گزارش‌های تحلیل زمان‌بندی ایستا را تحلیل کنید و تکنیک‌های بهینه‌سازی را برای رفع نقض‌های setup و hold به کار ببرید.
• Clock Tree Synthesis (CTS): درخت‌های کلاک متعادل با latency و skew کم بسازید.
• مسیریابی: مسیریابی سراسری و جزئیات را اجرا کنید تا همه‌ی نت‌ها بدون نقض‌های بررسی قواعد طراحی (DRC) متصل شوند.
• پایان‌بندی تراشه: مراحل نهایی از جمله درج پرشدگی فلزی و تولید فایل نهایی stream GDSII برای تیپ‌اوت را انجام دهید.

پیش‌نیازهای دوره

• دانش اولیه VLSI: آشنایی با فناوری CMOS و جریان استاندارد طراحی ASIC (Frontend در برابر Backend).
• الکترونیک دیجیتال: درک اولیه از گیت‌های منطقی، فلیپ‌فلاپ‌ها و منطق ترکیبی
• مبانی Linux: راحتی با خط فرمان Linux (جابجایی بین دایرکتوری‌ها، ویرایش فایل‌ها با vi/vim)؛ زیرا بیشتر ابزارهای EDA روی Linux اجرا می‌شوند.
• مفاهیم زمان‌بندی (توصیه‌شده):درک اولیه مفاهیم Static Timing Analysis (STA) مانند setup time، hold time و انحراف کلاک مفید است، اما الزامی نیست؛ چون این موارد مرور خواهند شد.

توضیحات دوره

طراحی فیزیکی، که معمولاً با نام Place and Route (PnR) شناخته می‌شود، یکی از ارکان اصلی صنعت VLSI (Very Large Scale Integration) است. این مرحله جایی است که نمایش منطقی یک مدار (Netlist) به یک طرح بندی فیزیکی و قابل ساخت تبدیل می‌شود. تسلط به این جریان برای هر کسی که قصد دارد به‌عنوان مهندس طراحی فیزیکی، مهندس CAD یا مهندس جریان ASIC فعالیت کند، ضروری است.

این دوره یک مسیر جامع و عملی را در سراسر جریان PnR ارائه می‌دهد؛ از آماده‌سازی اولیه‌ی داده‌ تا تولید نهایی GDSII. ما از ابزارهای استاندارد صنعتی Cadence استفاده می‌کنیم تا شکاف میان مفاهیم نظری VLSI و پیاده‌سازی واقعی را پر کنیم. برخلاف دوره‌هایی که فقط بر تئوری تمرکز دارند، این برنامه آموزشی طوری طراحی شده است که گردش‌کار واقعی یک مهندس طراحی فیزیکی را شبیه‌سازی کند. ابتدا با فایل‌های ورودی حیاتی آشنا می‌شویم - Netlist ،LEF/DEF و قیود زمانی (SDC) - که طراحی را تعریف می‌کنند.

سپس به بررسی عمیق مراحل اصلی این جریان می‌پردازیم. یاد می‌گیرید چگونه ایمپورت کردن طراحی را انجام دهید و بعد به‌صورت راهبردی Floorplanning را پیش ببرید؛ جایی که مساحت دای، مرزهای core و جانمایی I/O را تعریف می‌کنیم. همچنین برنامه‌ریزی توان قدرتمند را پوشش می‌دهیم تا توزیع توان در سراسر تراشه قابل‌اعتماد باشد و مشکلات الکترومایگریشن و IR drop پیش نیاید. سپس دوره وارد دنیای الگوریتمی جانمایی می‌شود، جایی که تراکم و زمان‌بندی را تحلیل می‌کنیم. بخش مهمی به تحلیل و بهینه‌سازی زمان‌بندی اختصاص دارد و به شما می‌آموزد چگونه پیش از رفتن به Clock Tree Synthesis (CTS) نقض‌های setup و hold را برطرف کنید. در نهایت، پیچیدگی‌های مسیریابی را بررسی می‌کنیم، مراحل پایان‌بندی تراشه مانند درج پرشدگی فلزی را انجام می‌دهیم و با یک آزمایشگاه عملی به پایان می‌رسیم؛ جایی که کل جریان را اجرا کرده و پایگاه داده‌ی نهایی GDSII را اکسپورت می‌گیرید.

در پایان این دوره، یک پروژه‌ی آماده برای نمونه‌کار و درک عمیقی از چگونگی ساخت فیزیکی تراشه خواهید داشت.

این دوره برای چه کسانی مناسب است؟

• مهندسان VLSI آینده‌دار: فارغ‌التحصیلان تازه‌کار که به دنبال استخدام در صنعت نیمه‌هادی به‌عنوان مهندس طراحی فیزیکی (PnR) هستند.
• طراحان Frontend: طراحان RTL که می‌خواهند جریان بک‌اند را درک کنند تا مهندسانی همه‌جانبه‌تر شوند یا به نقش‌های طراحی فیزیکی منتقل شوند.
• مهندسان CAD: مهندسانی که می‌خواهند روش استاندارد را بشناسند تا بهتر از جریان‌های PnR پشتیبانی کنند یا اسکریپت‌های خودکارسازی توسعه دهند.
• دانشجویان و کارآموزان: دانشجویان سال آخر مهندسی که می‌خواهند یک پروژه در طراحی فیزیکی بسازند تا رزومه‌ی خود را تقویت کنند.
• متخصصان باتجربه: مهندسانی در حوزه‌های مرتبط (مانند تأیید و تست) که می‌خواهند مهارت‌های خود را ارتقا دهند و مرحله‌ی پیاده‌سازی تراشه را بهتر درک کنند.