دوره PCIe Gen 7 - معماری کامل، مسترکلاس پروتکل

آنچه یاد خواهید گرفت:

• مبانی و روند تکامل PCIe تا Gen 7 را درک کنید.
• معماری و لایه‌های پروتکل PCIe Gen 7 را بیاموزید.
• انتقال داده مبتنی بر FLIT و کدگذاری را درک کنید.
• سیگنال‌دهی PAM4 و چالش‌های سرعت بالا را بیاموزید.
• فرآیند آموزش لینک و رفتار LTSSM را درک کنید.
• کنترل جریان و قوانین ترتیب‌دهی در PCIe را بیاموزید.
• دانشی از ویژگی‌های مدیریت خطا و قابلیت اطمینان کسب کنید.
• جریان انتها‌به‌انتهای بسته‌ها در سیستم‌های PCIe را درک کنید.
• یاد بگیرید چگونه زیرسیستم‌های مبتنی بر PCIe را طراحی کنید.
• برای مصاحبه‌های فنی مرتبط با PCIe آماده شوید.

پیش‌نیازهای دوره

• دانش اولیه در طراحی دیجیتال
• آشنایی با Verilog/SystemVerilog (توصیه می‌شود)
• درک مبانی PCIe (مفید است اما الزامی نیست)

توضیحات دوره

PCI Express (PCIe) همچنان ستون فقرات سیستم‌های مدرن با کارایی بالا است و از شتاب‌دهنده‌های هوش مصنوعی تا زیرساخت مراکز داده را پشتیبانی می‌کند. با معرفی PCIe Gen 7.0، صنعت وارد عصر جدیدی از ارتباطات فوق‌سریع با نرخ 128 GT/s شده است؛ عصری که چالش‌های تازه‌ای در معماری، سیگنال‌دهی و طراحی سیستم به همراه دارد.

این دوره یک بررسی عمیق، کامل و انتها‌به‌انتها از PCIe Gen 7 است و برای مهندسانی طراحی شده که می‌خواهند فراتر از تئوری بروند و واقعاً درک کنند PCIe در سیستم‌های واقعی چگونه کار می‌کند.

شما با یک پایه‌ی محکم در معماری PCIe شروع می‌کنید و یاد می‌گیرید اجزایی مانند Root Complex، اندپوینت ها و سوئیچ‌ها چگونه با هم تعامل دارند. سپس دوره وارد بررسی دقیق لایه تراکنش، لایه پیوند داده و لایه فیزیکی می‌شود و بهبودهای مدرن مانند پروتکل مبتنی بر FLIT، سیگنال‌دهی PAM4 و تکنیک‌های پیشرفته کدگذاری را پوشش می‌دهد.

با پیشرفت در دوره، بینش عمیقی نسبت به چالش‌های طراحی در سرعت بالا؛ از جمله یکپارچگی سیگنال (jitter، SNDR ،eye diagram)، یکپارچگی توان، اکوالایزیشن و رفتار channel به دست می‌آورید. این دوره همچنین موضوعات حیاتی سیستم مانند LTSSM، مدیریت خطا، AER، DPC ،resets ،enumeration و retimerها را پوشش می‌دهد و درک کاملی از رفتار سیستم PCIe به شما می‌دهد.

فراتر از تئوری، این دوره بر مهارت‌های عملی مهندسی و اشکال زدایی تأکید دارد. یاد می‌گیرید رفتار پروتکل را تحلیل کنید، لاگ ها را تفسیر کنید، مشکلات لینک را اشکال زدایی کنید و با استفاده از متدولوژی های ساختاریافته به مسائل واقعی PCIe نزدیک شوید. جنبه‌های اعتبارسنجی با استفاده از رویه‌های صنعتی نیز پوشش داده می‌شوند تا بتوانید این دانش را در محیط‌های ASIC/SoC اعمال کنید.

در پایان این دوره، نه‌تنها PCIe Gen 7 را درک خواهید کرد، بلکه می‌توانید سیستم‌های مبتنی بر PCIe را با اطمینان طراحی، تحلیل، اشکال زدایی و اعتبارسنجی کنید.

این دوره برای چه کسانی مناسب است؟

• مهندسان طراحی ASIC / SoC
• مهندسان اعتبارسنجی(UVM/SystemVerilog)
• مهندسان FPGA که با رابط‌های پرسرعت کار می‌کنند.
• مهندسانی که برای مصاحبه‌های مرتبط با PCIe آماده می‌شوند.
• هر کسی که در حوزه شتاب‌دهنده‌های هوش مصنوعی، شبکه یا تراشه‌های مراکز داده فعالیت می‌کند.