دوره آموزشی
دوبله زبان فارسی
طراحی مدارهای دیجیتال با برنامهنویسی VHDL
✅ سرفصل و جزئیات آموزش
توضیحات دوره
این دوره برای ارائه درک جامعی از طراحی مدارهای دیجیتال با استفاده از برنامهنویسی VHDL به همراه Xilinx ISE طراحی شده است. شرکتکنندگان اصول اولیه VHDL، مدلسازی شبیهسازی و متدولوژیهای طراحی برای مدارهای دیجیتال، از جمله مدارهای ترکیبی و ترتیبی را خواهند آموخت. تمرینهای عملی با استفاده از Xilinx ISE مهارتهای عملی در پیادهسازی، شبیهسازی و تحلیل مدار را تقویت خواهد کرد.
در پایان این دوره، شما قادر خواهید بود:
- ساختار و رفتار مدارهای دیجیتال را با استفاده از VHDL درک کنید.
- مدارهای دیجیتال را با استفاده از Xilinx ISE طراحی و شبیهسازی کنید.
- مدارهای منطقی ترکیبی و ترتیبی را در VHDL پیادهسازی کنید.
- عملکرد مدارهای دیجیتال را از طریق شبیهسازی تحلیل و تأیید کنید.
طراحی مدارهای دیجیتال با برنامهنویسی VHDL
-
درباره تخصص 3:06
-
درباره دوره 5:26
-
اهمیت زبان برنامهنویسی VHDL در طراحی دیجیتال 10:20
-
سبکهای طراحی و مدلسازی VHDL - بخش 1 4:25
-
سبکهای طراحی و مدلسازی VHDL - بخش 2 10:00
-
عناصر طراحی اولیه VHDL 7:33
-
VHDL - آبجکت 9:16
-
توصیف ساختاری با استفاده از VHDL 9:36
-
VHDL - پیکربندی 9:49
-
VHDL - عملگرها و دستورات فرآیندی 6:55
-
VHDL - دستورات شرطی و حلقهها 9:43
-
توصیف جریان داده با استفاده از VHDL 6:14
-
توصیف رفتاری با استفاده از VHDL 7:59
-
ویژگیها در VHDL 7:39
-
برنامهنویسی VHDL برای عملیات منطقی - بخش 1 5:22
-
برنامهنویسی VHDL برای عملیات منطقی - بخش 2 6:12
-
مطالعه تکمیلی تخصص None
-
مطالعه دوره None
-
واژهنامه دوره None
-
VHDL - انواع داده None
-
VHDL - انواع داده تعریف شده توسط کاربر None
-
نصب Xilinx ISE و جریان طراحی آن - بخش 1 8:15
-
نصب Xilinx ISE و جریان طراحی آن - بخش 2 7:09
-
نصب Xilinx ISE و جریان طراحی آن - بخش 3 10:59
-
سبک مدلسازی ساختاری در VHDL با Half Adder - بخش 1 9:16
-
سبک مدلسازی ساختاری در VHDL با Half Adder - بخش 2 8:11
-
سبک مدلسازی ساختاری در VHDL با Half Adder - بخش 3 8:03
-
سبک مدلسازی ساختاری در VHDL با Half Adder - بخش 4 8:21
-
سبک مدلسازی جریان داده در VHDL با Half Adder - بخش 1 8:55
-
سبک مدلسازی جریان داده در VHDL با Half Adder - بخش 2 7:36
-
سبک مدلسازی رفتاری در VHDL با Half Adder - بخش 1 10:25
-
سبک مدلسازی رفتاری در VHDL با Half Adder - بخش 2 8:22
-
طراحی Full Adder با سبکهای مختلف مدلسازی در VHDL - بخش 1 13:34
-
طراحی Full Adder با سبکهای مختلف مدلسازی در VHDL - بخش 2 9:40
-
طراحی Full Adder با سبکهای مختلف مدلسازی در VHDL - بخش 3 6:43
-
طراحی Full Adder با سبکهای مختلف مدلسازی در VHDL - بخش 4 7:46
-
طراحی Full Adder با سبکهای مختلف مدلسازی در VHDL - بخش 5 7:54
-
طراحی Full Adder با سبکهای مختلف مدلسازی در VHDL - بخش 6 7:21
-
طراحی Full Adder با سبکهای مختلف مدلسازی در VHDL - بخش 7 10:52
-
طراحی Ripple Carry Adder چهار-بیتی (RCA) با سبکهای مختلف مدلسازی در VHDL - بخش 1 12:46
-
طراحی Ripple Carry Adder چهار-بیتی (RCA) با سبکهای مختلف مدلسازی در VHDL - بخش 2 9:01
-
طراحی Ripple Carry Adder چهار-بیتی (RCA) با سبکهای مختلف مدلسازی در VHDL - بخش 3 8:35
-
طراحی Ripple Carry Adder چهار-بیتی (RCA) با سبکهای مختلف مدلسازی در VHDL - بخش 4 6:23
-
طراحی Ripple Carry Adder چهار-بیتی (RCA) با سبکهای مختلف مدلسازی در VHDL - بخش 5 8:11
-
طراحی Ripple Carry Adder چهار-بیتی (RCA) با سبکهای مختلف مدلسازی در VHDL - بخش 6 6:57
-
طراحی Multiplexer با سبکهای مختلف مدلسازی در VHDL - بخش 1 9:55
-
طراحی Multiplexer با سبکهای مختلف مدلسازی در VHDL - بخش 2 9:41
-
طراحی Multiplexer با سبکهای مختلف مدلسازی در VHDL - بخش 3 11:32
-
طراحی Multiplexer با سبکهای مختلف مدلسازی در VHDL - بخش 4 7:42
-
طراحی Multiplexer با سبکهای مختلف مدلسازی در VHDL - بخش 5 7:45
-
طراحی Multiplexer با سبکهای مختلف مدلسازی در VHDL - بخش 1 12:11
-
طراحی Demultiplexer با سبکهای مختلف مدلسازی در VHDL - بخش 2 6:13
-
طراحی Demultiplexer با سبکهای مختلف مدلسازی در VHDL - بخش 3 11:06
-
طراحی Demultiplexer با سبکهای مختلف مدلسازی در VHDL - بخش 4 12:12
-
طراحی Encoder با سبکهای مختلف مدلسازی در VHDL - بخش 1 9:21
-
طراحی Encoder با سبکهای مختلف مدلسازی در VHDL - بخش 2 4:35
-
طراحی Encoder با سبکهای مختلف مدلسازی در VHDL - بخش 3 9:15
-
طراحی Encoder با سبکهای مختلف مدلسازی در VHDL - بخش 4 12:29
-
طراحی Encoder با سبکهای مختلف مدلسازی در VHDL - بخش 1 11:47
-
طراحی Encoder با سبکهای مختلف مدلسازی در VHDL - بخش 2 5:14
-
طراحی Encoder با سبکهای مختلف مدلسازی در VHDL - بخش 3 10:13
-
طراحی Encoder با سبکهای مختلف مدلسازی در VHDL - بخش 4 10:33
-
طراحی مقایسهگر 4 بیتی با سبکهای مختلف مدلسازی در VHDL - بخش 1 10:02
-
طراحی مقایسهگر 4 بیتی با سبکهای مختلف مدلسازی در VHDL - بخش 2 9:41
-
طراحی مقایسهگر 4 بیتی با سبکهای مختلف مدلسازی در VHDL - بخش 3 8:22
-
طراحی مقایسهگر 4 بیتی با سبکهای مختلف مدلسازی در VHDL - بخش 4 9:05
-
طراحی Barrel Shifter هشت بیتی با VHDL - بخش 1 11:52
-
طراحی Barrel Shifter هشت بیتی با VHDL - بخش 2 6:33
-
طراحی مبدل 4 بیتی باینری به BCD در VHDL - بخش 1 7:58
-
طراحی مبدل 4 بیتی باینری به BCD در VHDL - بخش 2 5:06
-
طراحی مبدل 4 بیتی باینری به کد گری در VHDL - بخش 1 7:21
-
طراحی مبدل 4 بیتی باینری به کد گری در VHDL - بخش 2 6:07
-
طراحی قفل D با سبکهای مختلف مدلسازی در VHDL - بخش 1 10:05
-
طراحی قفل D با سبکهای مختلف مدلسازی در VHDL - بخش 2 6:10
-
طراحی قفل D با سبکهای مختلف مدلسازی در VHDL - بخش 3 9:35
-
طراحی قفل D با سبکهای مختلف مدلسازی در VHDL - بخش 4 10:45
-
طراحی فلیپ فلاپ D با استفاده از VHDL 12:52
-
طراحی فلیپ فلاپ SR با استفاده از VHDL - بخش 1 7:30
-
طراحی فلیپ فلاپ SR با استفاده از VHDL - بخش 2 7:28
-
طراحی فلیپ فلاپ JK با استفاده از VHDL - بخش 1 6:59
-
طراحی فلیپ فلاپ JK با استفاده از VHDL - بخش 2 9:25
-
طراحی فلیپ فلاپ T با استفاده از VHDL 11:18
-
طراحی رجیستر شیفت 5 بیتی با VHDL - بخش 1 11:42
-
طراحی رجیستر شیفت 5 بیتی با VHDL - بخش 2 5:46
-
طراحی رجیستر شیفت عمومی با VHDL - بخش 1 10:19
-
طراحی رجیستر شیفت عمومی با VHDL - بخش 2 9:06
-
طراحی شمارنده 4 بیتی با VHDL - بخش 1 7:27
-
طراحی شمارنده 4 بیتی با VHDL - بخش 2 6:06
-
طراحی حافظه FIFO (اولین ورودی، اولین خروجی) با VHDL - بخش 1 7:29
-
طراحی حافظه FIFO (اولین ورودی، اولین خروجی) با VHDL - بخش 2 6:05
-
طراحی حافظه FIFO غیرهمزمان با VHDL - بخش 1 11:28
-
طراحی حافظه FIFO غیرهمزمان با VHDL - بخش 2 5:40
-
طراحی حافظه دسترسی تصادفی تک پورتی با VHDL - بخش 1 7:07
-
طراحی حافظه دسترسی تصادفی تک پورتی با VHDL - بخش 2 7:35
-
طراحی حافظه دسترسی تصادفی تک پورتی با VHDL - بخش 1 6:48
-
طراحی حافظه دسترسی تصادفی تک پورتی با VHDL - بخش 2 9:06
-
طراحی آشکارساز دنباله 3 بیتی Non-overlapping میلی با VHDL - بخش 1 6:47
-
طراحی آشکارساز دنباله 3 بیتی Non-overlapping میلی با VHDL - بخش 2 7:01
-
طراحی آشکارساز دنباله 3 بیتی Non-overlapping میلی با VHDL - بخش 3 5:44
-
طراحی آشکارساز دنباله 5 بیتی Non-overlapping میلی با VHDL - بخش 1 10:49
-
طراحی آشکارساز دنباله 5 بیتی Non-overlapping میلی با VHDL - بخش 2 6:29
-
طراحی آشکارساز دنباله 3 بیتی Overlapping میلی با VHDL - بخش 1 9:15
-
طراحی آشکارساز دنباله 3 بیتی Overlapping میلی با VHDL - بخش 2 6:32
-
طراحی آشکارساز دنباله 5 بیتی Overlapping میلی با VHDL - بخش 1 9:57
-
طراحی آشکارساز دنباله 5 بیتی Overlapping میلی با VHDL - بخش 2 6:32
-
طراحی آشکارساز دنباله 3 بیتی Non-overlapping مور با VHDL - بخش 1 11:56
-
طراحی آشکارساز دنباله 3 بیتی Non-overlapping مور با VHDL - بخش 2 5:47
-
طراحی آشکارساز دنباله 5 بیتی Non-overlapping مور با VHDL - بخش 1 9:58
-
طراحی آشکارساز دنباله 5 بیتی Non-overlapping مور با VHDL - بخش 2 6:24
-
طراحی آشکارساز دنباله 3 بیتی Overlapping مور با VHDL - بخش 1 9:35
-
طراحی آشکارساز دنباله 3 بیتی Overlapping مور با VHDL - بخش 2 6:17
-
طراحی آشکارساز دنباله 5 بیتی Overlapping مور با VHDL - بخش 1 8:49
-
طراحی آشکارساز دنباله 5 بیتی Overlapping مور با VHDL - بخش 2 5:37
-
طراحی دستگاه فروش خودکار با VHDL - بخش 1 7:39
-
طراحی دستگاه فروش خودکار با VHDL - بخش 2 9:55
مشخصات آموزش
طراحی مدارهای دیجیتال با برنامهنویسی VHDL
- تاریخ به روز رسانی: 1405/04/02
- سطح دوره:متوسط
- تعداد درس:115
- مدت زمان :15:29:35
- حجم :3.0GB
- زبان:دوبله زبان فارسی
- دوره آموزشی:AI Academy