پردازش ویدئو با FPGA

آنچه یاد خواهید گرفت:

• پیاده‌سازی الگوریتم‌های مختلف بینایی ماشین برای پردازش ویدئو
• ساخت IP از طریق VIVADO High Level Synthesis
• یکپارچه‌سازی و پیکربندی IP با Xilinx VIVADO
• توسعه اپلیکیشن با Xilinx SDK
• انتقال الگوریتم OpenCV به XfOpenCV
• شبیه‌سازی و تولید کدهای xfOpenCV در VIVADO HLS
• یکپارچه‌سازی TPG و VDMA و نوشتن اپلیکیشن برای این بلوک‌ها
• جلسه نصب Vitis HLS و OpenCV برای نسخه 2020.2 یا جدیدتر

پیش نیازهای دوره

• مبانی طراحی FPGA
• مبانی High Level Synthesis
• رایانه‌ای با VIVADO ،HLS و SDK نصب‌شده [مراحل نصب را نیز نشان خواهیم داد]

توضیحات دوره

این دوره درباره پیاده‌سازی الگوریتم‌های مختلف پردازش ویدئو روی FPGA است. ما الگوریتم را با High Level Synthesis [HLS] پیاده‌سازی می‌کنیم، آن را با ورودی تصویر شبیه‌سازی می‌کنیم و IP را از HLS تولید و اکسپورت می‌کنیم. سپس IP مربوط به HLS با پایپ‌لاین لازم پردازش ویدئو [block design] یکپارچه شده و روی دستگاه FPGA پیاده‌سازی می‌شود.

ما «تشخیص لبه Sobel ،Dilation ، متعادل‌سازی هیستوگرام و الگوریتمی شبیه Fast Corner» را روی HLS و سپس FPGA پیاده‌سازی کرده‌ایم. برای اشکال‌زدایی الگوریتم روی FPGA، IPهای Test Pattern Generator [TPG] و Video DMA [VDMA] را برای پردازش جریان‌های تصویر روی DDR با درگیر کردن سیستم پردازش راه‌اندازی کرده‌ایم.

پس از تکمیل این دوره، قادر خواهید بود:

• از کتابخانه پردازش ویدئوی HLS استفاده کنید و الگوریتم‌های مختلف OpenCV را روی HLS پیاده‌سازی و شبیه‌سازی کنید.
• IP مربوط به HLS را با پایپ‌لاین پردازش ویدئو همراه با TPG و VDMA یکپارچه کرده و روی دستگاه FPGA پیاده‌سازی کنید.
• کتابخانه XfOpenCV [SDSoC] را برای بینایی ماشین روی HLS پیاده‌سازی کنید.
• الگوریتم OpenCV را به XfOpenCV منتقل کنید.

این دوره برای چه کسانی مناسب است؟

• علاقه‌مندان به مهندسی برق
• علاقه‌مندان به علوم کامپیوتر
• متخصصان طراحی FPGA
• علاقه‌مندان به طراحی FPGA