سنتز سطح‌بالا برای FPGA - بخش 2 - مدارهای ترتیبی

آنچه یاد خواهید گرفت:

• طراحی مدارهای منطقی ترتیبی با زبان سی و سی پلاس پلاس و با رویکرد HLS
• آشنایی با مفاهیم اولیه سنتز سطح‌بالا (HLS)
• استفاده از مفاهیم HLS برای طراحی مدارهای منطقی ترتیبی
• جریان طراحی HLS برای FPGAها
• کار با مجموعه‌ابزارهای Xilinx Vitis-HLS و Vivado Design Suite
• چگونه IPهای سخت‌افزاری RTL را با Vitis-HLS تولید کنیم؟
• نوشتن تست‌بنچ C در HLS
• پیاده‌سازی 3 پروژه جذاب با HLS

پیش‌نیازهای دوره

• آشنایی با مفاهیم اولیه کدنویسی سی و سی پلاس پلاس
• دوره «سنتز سطح‌بالا برای FPGA - بخش 1 – مدارهای ترکیبی»
• برد ارزیابی BASYS3
• مجموعه‌ابزارهای Xilinx Vitis-HLS و Vivado

توضیحات دوره

این دوره، مقدمه‌ای درباره طراحی مدارهای ترتیبی در سنتز سطح‌بالا (HLS) ارائه می‌دهد. هدف این دوره، توصیف، اشکال‌زدایی و پیاده‌سازی مدارهای منطقی ترتیبی در FPGAها فقط با زبان سی و سی پلاس پلاس و بدون هیچ کمکی از HDLها (برای مثال VHDL یا Verilog) است.

در این دوره از نرم‌افزار HLS و پلتفرم‌های سخت‌افزاری Xilinx برای نمایش نمونه‌ها و کاربردهای واقعی استفاده می‌کنیم. تمرکز اصلی دوره بر مجموعه‌ابزار Xilinx Vitis-HLS است تا یک توصیف طراحی سطح‌بالا را به کد HDL معادل توصیف، شبیه‌سازی و سنتز کند. همچنین، در این دوره توضیح می‌دهیم چگونه از IP تحلیل‌گر منطقی یکپارچه (ILA) در Vivado برای اشکال‌زدایی بلادرنگ در برد Basys3 استفاده کنید.

این دوره نخستین دوره از نوع خود است که جریان طراحی HLS و مهارت‌های آن را همراه با مفاهیم مدارهای منطقی دیجیتال از پایه آموزش می‌دهد. در طول دوره، چندین مثال را دنبال می‌کنید که مفاهیم و تکنیک‌های HLS را توضیح می‌دهند. این دوره شامل آزمون‌ها و تمرین‌های متعددی است تا بتوانید روش‌ها و رویکردهای ارائه‌شده را تمرین کرده و به آن‌ها مسلط شوید. علاوه بر این، دوره از 3 پروژه جذاب استفاده می‌کند تا همه مفاهیم توضیح‌داده‌شده را برای طراحی مدارها و کنترل‌کننده‌های سخت‌افزاری واقعی کنار هم قرار دهد.

این دوره، دومین بخش از مجموعه‌ای از دوره‌ها درباره HLS در طراحی ماژول‌های سخت‌افزاری و شتاب‌دهی الگوریتم‌ها در یک FPGA هدف است. در حالی که این دوره بر مدارهای ترتیبی تمرکز دارد، دوره اول توضیح می‌دهد چگونه مدارهای ترکیبی را در HLS توصیف کنید. دوره‌های دیگر این مجموعه نیز توضیح خواهند داد چگونه از HLS در طراحی مدارهای منطقی پیشرفته، شتاب‌دهی الگوریتم‌ها و سیستم‌های ناهمگون ترکیبی CPU و FPGA استفاده کنید.

این دوره برای چه کسانی مناسب است؟

• مهندسان سخت‌افزار
• مهندسان نرم‌افزاری که به FPGA علاقه‌مند هستند.
• مدرسان و پژوهشگرانی که می‌خواهند از HLS مبتنی بر FPGA در تدریس، دوره‌ها یا پژوهش استفاده کنند.
• علاقه‌مندان به منطق دیجیتال