دوره مبتدی Xilinx VIVADO برای توسعه FPGA در VHDL
✅ سرفصل و جزئیات آموزش
آنچه یاد خواهید گرفت:
- مفهوم برنامهنویسی VHDL، متدولوژی طراحی VIVADO و طراحی و پیادهسازی طرح در Zynq FPGA-ZedBoard
- استفاده از ساختارهای پایه VHDL برای ایجاد طراحیهای ساده
- درک دستورات شرطی در VHDL
- طراحی تستبنچ شبیهسازی برای VHDL و شبیهسازی طراحیها
- طراحی با متدولوژی طراحی ساختاری در VHDL
- طراحی Decoder و Adder و Register و شمارنده در VHDL و پیادهسازی روی ZedBoard
- پیادهسازی ماشین حالت در VHDL
- طراحی و پیادهسازی Sequence Detector
پیشنیازهای دوره
- آشنایی پایه با VHDL
- آشنایی با VIVADO Design Suit و معماری Zynq 7000
- مبانی متدولوژی طراحی FPGA
- تمام مبانی VHDL و VIVADO و Zynq را در این دوره پوشش دادهایم، پس نگران نباشید.
توضیحات دوره
یادگیری توسعه با VIVADO از سطح پایه تا متوسط
این دوره درباره برنامهنویسی VHDL از سطح پایه (طراحی گیتهای منطقی) تا طراحی پیشرفته (طراحی ساختاری و طراحی ماشین حالت) است.
پس از گذراندن دوره، دانشجو با متدولوژی طراحی برنامهنویسی VHDL، جریان طراحی VIVADO، معماری Zynq، ایجاد تستبنچ شبیهسازی، دستورات شرطی، طراحی مدارهای ترکیبی با VHDL، طراحی مدارهای ترتیبی، طراحی ساختاری در VHDL و طراحی ماشین حالت در VHDL آشنا میشود.
در هر بخش، یک جلسه آزمایشگاهی روی VIVADO اضافه کردهایم که روی بورد Zynq (یعنی ZedBoard) FPGA پیادهسازی شده است؛ بنابراین دانشجو مهارت کامل طراحی با VHDL و VIVADO را به دست خواهد آورد.
شما میتوانید دوره را هنگام استفاده از ISE Design Suit هم یاد بگیرید. از آنجا که VIVADO جانشین ISE است، این دوره و متدولوژی طراحی VHDL برای طراحیهای مبتنی بر ISE نیز یکسان است؛ پس به خاطر VIVADO نگران نباشید، چون فقط نسخه جدیدتر ابزار طراحی نسبت به ISE است.
مباحث اصلی دوره عبارتند از:
- طراحی دیجیتال پایه با VHDL و ابزار VIVADO
- ایجاد تستبنچ در VHDL و شبیهسازی با ابزار VIVADO
- طراحی مدار ترکیبی در VHDL: طراحی Decoder
- طراحی مدار ترتیبی در VHDL: طراحی شمارنده BCD و پیادهسازی روی ZedBoard
- پیادهسازی آزمایشگاه طراحی دیجیتال روی بوردهای Xilinx Zynq: بررسی ZedBoard و Zybo
- طراحی ساختاری در VHDL: ایجاد Full Adder با استفاده از Half Adder
- طراحی ماشین حالت: طراحی Sequence Detector در VHDL
- طراحی و شبیهسازی ALU 8-bit در VHDL
این دوره برای چه کسانی مناسب است؟
- مهندسی الکترونیک
- علوم کامپیوتر
- مهندسی برق
- علاقهمندان به رباتیک
- سیستمهای تعبیه شده
دوره مبتدی Xilinx VIVADO برای توسعه FPGA در VHDL
-
مقدمه و بررسی VHDL 19:44
-
تایپهای داده و عملگرهای VHDL - بررسی همراه با نحوه ایجاد تایپ داده تعریف شده توسط کاربر 15:20
-
بخش 1 - نحوه نصب Xilinx VIVADO و دریافت مجوز ارزیابی 30 روزه 06:23
-
بخش 1 - آزمایشگاه گیت NOR در VHDL با VIVADO روی ZedBoard 18:09
-
پیادهسازی گیت NOR روی ZedBoard FPGA (اختیاری) 01:53
-
بررسی شبیهسازی و آزمایشگاه - شبیهسازی گیت NAND در VIVADO 19:28
-
درس: دستور شرطی در VHDL 16:22
-
بخش 2- آزمایشگاه 31 - طراحی و پیادهسازی Decoder روی ZedBoard 13:36
-
بخش 3 - آزمایشگاه 31 - دموی Decoder 00:59
-
بخش 1 - طراحی مدار ترکیبی در VHDL 19:50
-
بخش 4 - آزمایشگاه 41 - طراحی و پیادهسازی Half Adder با VIVADO و Zynq 14:36
-
پیادهسازی Half Adder روی ZedBoard - دمو 00:59
-
بخش 5 - طراحی ساختاری با VHDL همراه با آزمایشگاه طراحی Full Adder با استفاده از Hal 24:14
-
بخش 5 - آزمایشگاه 51 - آزمایشگاه طراحی ساختاری برای دموی Full Adder 01:20
-
بخش 1 - طراحی مدار ترتیبی در VHDL 19:14
-
بخش 2 - آزمایشگاه 61 - طراحی و پیادهسازی شمارنده BCD 17:54
-
پیادهسازی شمارنده BCD روی ZedBoard - دمو 01:07
-
بخش 7 - طراحی FSM در VHDL آزمایشگاه 71 طراحی Sequence Detector 18:58
-
طراحی ALU (بررسی ALU و طراحی ALU هشت بیتی) - بخش 1 15:52
-
طراحی ALU (بررسی ALU و طراحی ALU هشت بیتی) - بخش 2 12:58
-
طراحی ALU - آزمایشگاه 81 - طراحی ALU دارای N بیتی 20:22
مشخصات آموزش
دوره مبتدی Xilinx VIVADO برای توسعه FPGA در VHDL
- تاریخ به روز رسانی: 1405/04/02
- سطح دوره:Alls
- تعداد درس:21
- مدت زمان :05:03:08
- حجم :2.23GB
- زبان:دوبله زبان فارسی
- دوره آموزشی:AI Academy