طراحی IC/FPGA دیجیتال - بخش 1 - دروازههای CMOS و مسیر داده حسابی
✅ سرفصل و جزئیات آموزش
آنچه یاد خواهید گرفت:
- مبانی نظریه دروازههای CMOS
- استفاده از ترانزیستورهای CMOS برای ساخت هر نوع دروازه منطقی
- عوامل تأثیرگذار بر تأخیر سلول (PVT)
- رفتار لچ و DFF
- درک عمیق زمانهای راهاندازی و انتظار
- معماری جمعکنندهها (رپیل، کارتای، کارت نگاه داشتن، جمعکننده درختی)
- استفاده از معماری ایدهآل از جمعکنندهها برای بهینهسازی طراحی خود
- عملیات حسابی روی اعداد حقیقی و هر تابع ریاضی دیگر
- پشتیبانی فنی از طریق سیستم پرسش و پاسخ یودمی
پیشنیازهای دوره
- دانش اولیه در اصول دیجیتال
- آشنایی اولیه با زبان برنامهنویسی C یا ++C
توضیحات دوره
این بخش، اصول اولیه طراحی SOC و FPGA است، همانند مصالح ساخت آسمانخراشها
محتوای بخش 1 عبارتند از:
- رفتار و ویژگیهای دروازه CMOS - مدل سوئیچ، زمان انتقال، زمان تأخیر، گوشههای PVT
- استفاده از دروازه CMOS برای ساخت دروازههای منطقی اولیه - NAND و NOR و XOR و mUX
- ساخت مسیر داده حسابی با دروازههای منطقی اولیه - جمعکننده، تفاضلگیر، ضربکننده و تقسیمکننده - یادگیری ایدههای معماری سختافزار پشت آنها و استفاده از آنها برای بهینهسازی طراحی خود
نکته:
این بخش 1 از دوره کامل طراحی IC دیجیتال و FPGA است.
در این دوره، اصول طراحی IC دیجیتال و FPGA را با بیش از 12 تمرین کدنویسی و 3 پروژه دوره معرفی میکنیم.
بخش نظری
- ترانزیستور MOS -> سلولهای منطقی -> مسیر داده حسابی -> زبان Verilog -> بلوکها و معماریهای سختافزاری رایج -> STA (انتظام زمانی استاتیک) -> باس داخل تراشه (APB/AHB-Lite/AXI4) -> طراحی کممصرف -> DFT -> SOC (در سطح میکروکنترلر)
- بلوکها و معماریهای عملکردی - FSM، پایپلاین، اربیتر، CDC و FIFO همزمان، FIFO غیرهمزمان، پینگپونگ، پایپلاین با کنترل، پنجره کشویی، خطرات پایپلاین و مسیر فوروارد، systolic
- پروژهها - الگوریتم SHA-256 با رابط ساده، SHA-256 با رابط APB/AXI، کنترلر DMA دو بعدی با رابطهای APB/AXI
پس از توضیح هر معماری سختافزاری، تمرین کدنویسی همراه با کد مرجع را ارائه خواهم داد. سختی کد از چند خط تا پنجاه خط، بیش از صد خط، و حدود 200 خط خواهد بود. نهایتاً پروژه بزرگ نهایی بیش از 1000 خط است.
امیدواریم این موارد، مهارتها و دانشهای اساسی باشد که برای ورود به این حوزه نیاز دارید.
سعی میکنیم بهترین توضیحات را درباره چیستی، چگونگی و چرایی را ارائه دهیم و شما را در مسیر بهتر انجام دادن این کار در این دوره تشویق کنیم.
این دوره برای چه کسانی مناسب است؟
- دانشجویان دوره کارشناسی ارشد در مهندسی برق یا رشتههای مرتبط
- مهندسان طراحی و اعتبارسنجی IC با 0 تا 2 سال تجربه
طراحی IC/FPGA دیجیتال - بخش 1 - دروازههای CMOS و مسیر داده حسابی
-
مقدمه کل دوره (تمام بخشها) 22:17
-
واژهنامه 44:02
-
کنوانسیونها 02:21
-
سیلیکون و دیود 05:29
-
ترانزیستورهای nMOS و pMOS 13:32
-
مدل سطح سوئیچ و اینورتر 44:36
-
گوشههای PVT و آزمون 12:00
-
اصلاح توضیح درباره شکل گوشههای PVT 03:57
-
دروازههای منطقی اولیه 20:47
-
دروازه انتقال و Tristate 20:27
-
عوامل موثر بر تأخیر سلول 04:42
-
رفتار و درک عمیق زمانهای راهاندازی و انتظار لچ و DFF 01:00:16
-
مطلب اضافی - بخش 1 - چرا برای DFF تأخیر D2Q وجود ندارد؟ 02:36
-
مطلب اضافی - بخش 2 - چندمحوری مجاز نیست 02:12
-
مطلب اضافی - بخش 3 - همه عوامل موثر بر تأخیر سلول 02:13
-
معماری جمعکننده و تفاضلگیر و کاربرد معماری ایدهآل پشت آنها 01:02:23
-
معماری برای ضربکننده و تقسیمکننده 34:42
-
عملیات حسابی روی اعداد حقیقی و هر تابع ریاضی 17:26
مشخصات آموزش
طراحی IC/FPGA دیجیتال - بخش 1 - دروازههای CMOS و مسیر داده حسابی
- تاریخ به روز رسانی: 1404/12/10
- سطح دوره:مقدماتی
- تعداد درس:18
- مدت زمان :06:15:58
- حجم :2.4GB
- زبان:دوبله زبان فارسی
- دوره آموزشی:AI Academy