جریان ASIC و طراحی و راستیآزمایی دیجیتال با استفاده از Verilog
✅ سرفصل و جزئیات آموزش
آنچه یاد خواهید گرفت:
- جریان ASIC
- مبانی دیجیتال
- ساختارهای Verilog برای طراحی
- ساختارهای Verilog برای راستیآزمایی
- طراحی و راستیآزمایی حافظه
- یادگیری پروتکل APB
پیشنیازهای دوره
- مبانی الکترونیک
- فرمان های لینوکس
توضیحات دوره
این دوره اساساً برای سطح مبتدی تا پیشرفته در VLSI طراحی شده است. این دوره جزئیات مربوط به جریان ASIC، زبان Verilog، مبانی دیجیتال، مدارهای ترکیبی، مدارهای ترتیبی و پروتکل APB را پوشش میدهد.
این دوره شامل 9 ویدیو است که هر کدام بیش از 1 ساعت زمان دارند و شامل توضیحات تئوری و اجرای عملی برنامهها میباشند.
از شبیهساز Cadence Xcelium برای اجرای برنامههای Verilog در محیط لینوکس استفاده شده است.
برنامهها در ویرایشگر vi ویرایش میشوند.
سرفصلهای دوره به شرح زیر است:
جلسه 1: جریان ASIC - معماری، طراحی، کدنویسی RTL، راستیآزمایی، مرور کلی بر DFT
جلسه 2: سنتز، تحلیل زمانی ایستا (STA)، طراحی فیزیکی، مرور کلی بر شبیهسازی FPGA، مبانی دیجیتال
جلسه 3: مدلسازی سختافزار با استفاده از Verilog
جلسه 4: ساختار برنامه Verilog
جلسه 5: ساختارهای زبان Verilog
جلسه 6: طراحی و راستیآزمایی مدار ترکیبی با استفاده از Verilog
جلسه 7: طراحی و راستیآزمایی مدار ترتیبی با استفاده از Verilog
جلسه 8: زمانبندی و برنامهریزی رویدادها
جلسه 9: پروژهها: طراحی حافظه، FIFO و کدها و شبیهسازیها
این دوره برای کسانی که میخواهند دوره کارآموزی بگذرانند، یا قصد یادگیری و شروع کار در زمینه VLSI را دارند، بسیار مناسب است. این دوره به کسب دانش تخصصی در VLSI و یافتن شغل در این صنعت کمک میکند. این مفاهیم پایه و زبان برنامهنویسی به موفقیت در مصاحبهها کمک میکنند.
این دوره توسط یک کارشناس طراحی و راستیآزمایی ASIC با بیش از 2 دهه تجربه در صنعت نیمههادی طراحی و تدریس شده است.
این دوره برای چه کسانی مناسب است؟
- برای دانشجویان مهندسی برق و الکترونیک (BE/BTech/MTech) که میخواهند دوره کارآموزی بگذرانند.
- مهندسان برق و الکترونیک که به دنبال شغلی در صنعت VLSI هستند.
جریان ASIC و طراحی و راستیآزمایی دیجیتال با استفاده از Verilog
-
جریان ASIC - معماری و راستیآزمایی طراحی RTL 02:03:48
-
جریان ASIC - از سنتز تا GDS 2 01:39:52
-
مدلسازی سختافزار با استفاده از Verilog 01:08:58
-
ساختار برنامه Verilog 01:26:17
-
ساختارهای زبان Verilog 02:03:39
-
طراحی و راستیآزمایی مدار ترکیبی با استفاده از Verilog 01:40:33
-
طراحی و راستیآزمایی مدار ترتیبی با استفاده از Verilog 01:44:26
-
زمانبندی و برنامهریزی رویدادها 01:51:39
-
پروژهها و شبیهسازیها 02:17:32
مشخصات آموزش
جریان ASIC و طراحی و راستیآزمایی دیجیتال با استفاده از Verilog
- تاریخ به روز رسانی: 1404/12/10
- سطح دوره:متخصص
- تعداد درس:9
- مدت زمان :15:57:40
- حجم :6.9GB
- زبان:دوبله زبان فارسی
- دوره آموزشی:AI Academy