سنتز و تحلیل زمانی ایستا (STA) و دمو با ابزارها

آنچه یاد خواهید گرفت:

• مروری بر جریان ASIC
• سنتز منطقی در برابر سنتز فیزیکی
• مفاهیم زمانی و تعاریف
• تحلیل زمانی ایستا (STA)
• مسیرهای زمانی، قیود، حالت‌ها
• اجرای نمونه سنتز با ابزار Genus
• اجرای نمونه STA با ابزار Tempus

پیش‌نیازهای دوره

• مبانی طراحی RTL با استفاده از Verilog
• مبانی دیجیتال
• زبان Verilog

توضیحات دوره

دوره سنتز و تحلیل زمانی ایستا (STA) برای دانشجویان در تمام سطوح که می‌خواهند در زمینه سنتز ASIC و STA دانش کسب کنند، در نظر گرفته شده است.

دانشجویان الکترونیک که به دنبال کارآموزی هستند و مهندسانی که می‌خواهند فعالیت حرفه‌ای خود را در زمینه VLSI آغاز کنند.

این دوره شامل فصل‌های زیر است:

مروری بر جریان ASIC

سنتز منطقی - ورودی‌ها و خروجی‌های سنتز، قیود سنتز، کتابخانه‌ها، دمو سنتز با استفاده از جریان ابزار Cadence Genus

سنتز فیزیکی - فرمت‌های مختلف فایل و توضیحات، ابعاد فیزیکی گیت‌ها

مفاهیم زمانی - زمان برپایی، زمان نگهداشت، اسلک، تخلفات، بودجه‌های زمانی

مسیرهای زمانی - کلاک به خروجی، تاخیر انتشار، تاخیر ورودی، تاخیر خروجی و غیره، STA با استفاده از جریان ابزار Cadence Tempus

قیود زمانی و حالت‌های مختلف - MMMC

استثناهای زمانی - مسیر کاذب، مسیر چند‌چرخه‌ای

تمام موضوعات با مثال‌های دقیق شرح داده شده و در صورت نیاز با نمودار تصویرسازی شده‌اند.

توضیحات شفاف؛ در پایان دوره تکالیفی برای تمرین مثال‌های عملی اضافه شده است.

تدریس توسط متخصصان عملی صنعت VLSI انجام می‌شود که بر روی پروژه‌های متعدد کار کرده و چیپ‌های نهایی داشته‌اند.

برای بهترین بهره‌برداری از دوره، لطفاً تمرینات عملی را با استفاده از ابزارها (که ممکن است در موسسات/شرکت‌های شما موجود باشد) انجام دهید.

این دوره برای چه کسانی مناسب است؟

• کارآموزی - دانشجویان BE/BTech/MTech و مهندسان با زمینه ECE/EEE
• مبتدیانی که می‌خواهند فعالیت حرفه‌ای VLSI را در زمینه فعالیت‌های بک‌اند ASIC شروع کنند.