طراحی VLSI و برنامهنویسی Verilog - از مبانی تا پیشرفته
✅ سرفصل و جزئیات آموزش
آنچه یاد خواهید گرفت:
- مفاهیم بنیادی طراحی VLSI و عملیات ماسفت
- متدولوژیهای عملی برای طراحی VLSI و توسعه تراشه
- طراحی منطق دیجیتال، شامل مدارهای ترکیبی و ترتیبی
- طراحی ماشین حالت و تشخیص توالی
- برنامهنویسی از مبانی تا پیشرفته در Verilog
- کاربردهای واقعی زبانهای توصیف سختافزار (HDLs)
پیشنیازهای دوره
- درک اولیه الکترونیک و مدارها - آشنایی با اصول منطق دیجیتال مفید است اما الزامی نیست.
- اشتیاق به یادگیری و تست مفاهیم طراحی VLSI
توضیحات دوره
مقدمه دوره:
VLSI (یکپارچهسازی مقیاس بسیار بزرگ) در قلب الکترونیک مدرن قرار دارد. این دوره درکی جامع از مفاهیم طراحی VLSI را از عملیاتهای ماسفت تا تکنیکهای پیشرفته برنامهنویسی Verilog فراهم میکند. چه شما یک مبتدی باشید که به دنبال درک مبانی هستید و چه یک حرفهای که به دنبال گسترش مهارتهای خود است، این دوره بینشهای دقیقی از اصول، متدولوژیهای طراحی و کاربردهای عملی سیستمهای VLSI و Verilog ارائه میدهد. شما وارد دنیای طراحی منطق دیجیتال، ماشینهای حالت و زبانهای توصیف سختافزار شده و آماده میشوید تا طراحیهای الکترونیک مقاوم و مقیاسپذیر بسازید.
بخش 1 - اصول VLSI و ماسفتها
این بخش مبانی طراحی VLSI و عملیات ترانزیستورهای NMOS را معرفی میکند. دانشجویان با بلوکهای سازنده اساسی سیستمهای VLSI آشنا شده و بر نحوه کارکرد ماسفتها و نقش آنها در طراحی مدارهای الکترونیک تمرکز میکنند.
بخش 2 - بهبود عملیاتهای ماسفت
شما به حالت تقویت ماسفتها پرداخته و ویژگیهای عملیاتی آنها را بهطور عمیق بررسی میکنید. شما متدولوژیهای عملی حاکم بر رفتار و کاربرد آنها در سناریوهای واقعی را یاد میگیرید.
بخش 3 - بررسی دامنههای طراحی VLSI
شما دامنههای متنوع VLSI از جمله طراحی منطق، طراحی آنالوگ، اعتبارسنجی طراحی و طراحی فیزیکی را کشف میکنید. این بخش همچنین مباحث پیشرفته مانند DFT (طراحی برای تستپذیری)، AMS (سیگنالهای مختلط آنالوگ) و فرآیندهای اعتبارسنجی فیزیکی را معرفی میکند و با یک مرور جامع از مراحل طراحی تراشه به پایان میرسد.
بخش 4 - اصول طراحی منطق دیجیتال
این بخش طراحی منطق دیجیتال را پوشش میدهد که با گیتهای اولیه و جهانی شروع میشود و به منطق CMOS، مدارهای ترکیبی و ترتیبی و مثالهای عملی مانند طراحی تمام جمعکننده میانجامد.
بخش 5 - طراحی منطق دیجیتال پیشرفته
با تکیه بر مبانی، این بخش بر کامپوننتهای مدارهای ترتیبی مانند چفتهای SR و فلیپفلاپ T تمرکز میکند، دستگاههای منطق قابل برنامهریزی را معرفی کرده و اصول FPGA را بررسی میکند. دانشجویان پایهای قوی در طراحی سیستمهای دیجیتال توسعه خواهند داد.
بخش 6 - ماشینهای حالت و تشخیصدهندههای توالی
شما درباره ماشینهای حالت، از جمله مدلهای Moore و Mealy و کاربرد آنها در تشخیص توالیها یاد میگیرید. این بخش بر یوزکیسهای واقعی تأکید دارد تا سودمندی ماشینهای حالت متناهی (FSMs) را نشان دهد.
بخش 7 - آشنایی با برنامهنویسی Verilog
شما به زبانهای توصیف سختافزار با Verilog میپردازید. این بخش ویژگیها، سبکهای طراحی، مبانی سینتکس و استفاده از شناسندهها و نمایشهای عددی در طراحیهای دیجیتال را معرفی میکند.
بخش 8 - ماژولها و ساختارهای داده Verilog
شما ساختار ماژولهای Verilog را درک کرده و مفاهیم کلیدی مانند رشتهها، رجیسترها و عناصر حافظه را بررسی میکنید. شما یاد میگیرید که چگونه کامپوننتهای دیجیتال کاربردی مانند فلیپفلاپ D و شمارندههای حمل موجک را در Verilog کدنویسی کنید.
بخش 9 - عملگرها و زمانبندی در Verilog
شما به عملگرهای Verilog و کنترلهای زمانبندی، شامل مکانیزمهای مبتنی بر تأخیر و رویداد مسلط میشوید. این بخش شامل مثالهایی از بلوکهای رویهای، دستورات شرطی و پیچیدگیهای زمانبندی در طراحیهای Verilog است.
بخش 10 - برنامهنویسی پیشرفته Verilog
شما مباحث پیشرفته Verilog، مانند دستورات حلقه، تکالیف بلاک کردن و لغو بلاک کردن و مثالهای طراحی RTL را بررسی میکنید. این بخش با یک جمعبندی جامع از کاربرد Verilog در سیستمهای دیجیتال واقعی به پایان میرسد.
نتیجهگیری:
این دوره شکاف بین تئوری و عملی را در برنامهنویسی VLSI و Verilog پر میکند. در پایان دوره، دانشجویان درک جامعتری از اصول طراحی دیجیتال و تجربه عملی با Verilog خواهند داشت که آنها را آماده میکند تا با چالشهای واقعی در الکترونیک و سیستمهای تعبیه شده روبرو شوند.
این دوره برای چه کسانی مناسب است؟
- دانشجویان مهندسی الکترونیک که به بررسی طراحی VLSI میپردازند.
- حرفهایها در صنایع نیمههادی و سیستمهای تعبیه شده
- مبتدیانی که میخواهند درک بهتری از زبانهای توصیف سختافزار مانند Verilog پیدا کنند.
- علاقهمندان به ایجاد طراحیهای دیجیتال مقیاسپذیر و کاربردی
طراحی VLSI و برنامهنویسی Verilog - از مبانی تا پیشرفته
-
مقدمه Vlsi - بخش 1 08:48
-
مقدمه Vlsi - بخش 2 10:20
-
حالت تقویت 06:21
-
حالت تقویت و ادامه بخش 2 - بخش 1 09:37
-
حالت تقویت و ادامه بخش 2 - بخش 2 11:17
-
طراحی منطق و طراحی آنالوگ 11:59
-
اعتبارسنجی طراحی و طراحی فیزیکی 11:40
-
DFT ،AMS و اعتبارسنجی فیزیکی - بخش 1 08:01
-
DFT ،AMS و اعتبارسنجی فیزیکی - بخش 2 06:05
-
مراحل طراحی تراشه 09:16
-
گیتهای اولیه 12:02
-
گیتهای جهانی و Cmos N - بخش 1 07:50
-
گیتهای جهانی و Cmos N - بخش 2 08:42
-
معادل Nor Cmos 08:55
-
مدارهای ترکیبی و ترتیبی - مثال تمام جمعکننده - بخش 1 09:03
-
مدارهای ترکیبی و ترتیبی - مثال تمام جمعکننده - بخش 2 08:10
-
چفتهای SR و شمارنده معکوس فلیپفلاپ T - بخش 1 08:17
-
چفتهای SR و شمارنده معکوس فلیپفلاپ T - بخش 2 04:34
-
مقدمه فلیپفلاپ T و منطق قابل برنامهنویسی - بخش 1 07:49
-
مقدمه فلیپفلاپ T و منطق قابل برنامهنویسی - بخش 2 05:40
-
PLA و PAL 07:31
-
مقدمه و ویژگیهای FPGA - بخش 1 05:32
-
مقدمه و ویژگیهای FPGA - بخش 2 06:39
-
مقدمه ماشین حالت - بخش 1 08:35
-
مقدمه ماشین حالت - بخش 2 05:44
-
مثال ماشین حالت مدل مور - بخش 1 06:05
-
مثال ماشین حالت مدل مور - بخش 2 09:47
-
مثالهای FSM برای شناسایی توالیها - بخش 1 07:57
-
مثالهای FSM برای شناسایی توالیها - بخش 2 07:45
-
پایان طراحی منطق دیجیتال و آشنایی با Verilog 11:52
-
ویژگیهای Verilog و سبکهای طراحی 12:56
-
مبانی و شناسندهها در Verilog 10:37
-
اعداد در Verilog 13:10
-
رشتهها، رجیسترها و تایپهای داده - بخش 1 10:47
-
رشتهها، رجیسترها و تایپهای داده - بخش 2 09:07
-
زمان، حافظهها و مقدمه ماژول 12:09
-
ساختار ماژول و کد Verilog فلیپفلاپ D - بخش 1 07:49
-
ساختار ماژول و کد Verilog فلیپفلاپ D - بخش 2 08:46
-
فلیپفلاپ T و شمارنده حمل موجک - بخش 1 11:35
-
فلیپفلاپ T و شمارنده حمل موجک - بخش 2 12:10
-
نمونهسازی گیتهای اولیه 12:58
-
عملگرهای Verilog - بخش 1 06:34
-
عملگرهای Verilog - بخش 2 07:12
-
عملگرها - ادامه 08:10
-
کنترل زمان در Verilog مبتنی بر تأخیر 09:42
-
تخصیص درونی مبتنی بر تأخیر 09:36
-
کنترل زمان مبتنی بر رویداد - بخش 1 07:04
-
کنترل زمان مبتنی بر رویداد - بخش 2 07:54
-
بلوکهای رویهای در Verilog - بخش 1 07:38
-
بلوکهای رویهای در Verilog - بخش 2 08:30
-
بلاک کردن و لغو بلاک کردن، دستورات شرطی 11:19
-
دستورات حلقه و مثال RTL، نتیجهگیری - بخش 1 06:22
-
دستورات حلقه و مثال RTL، نتیجهگیری - بخش 2 10:10
مشخصات آموزش
طراحی VLSI و برنامهنویسی Verilog - از مبانی تا پیشرفته
- تاریخ به روز رسانی: 1404/06/21
- سطح دوره:همه سطوح
- تعداد درس:53
- مدت زمان :07:54:08
- حجم :2.92GB
- زبان:دوبله زبان فارسی
- دوره آموزشی:AI Academy