طراحی پروژه FPGA عملی از ابتدا با استفاده از Verilog

معرفی
سرفصل

✅ سرفصل و جزئیات آموزش

آنچه یاد خواهید گرفت:

دانشجو با استفاده از دانش Verilog، یک پروژه عملی واقعی را طراحی خواهد کرد.
دانشجو همچنین می‌آموزد که چگونه مشخصات طراحی را برای پروژه واقعی FPGA Verilog ترجمه کند و به‌ خصوص چگونه پورت‌های ورودی و خروجی را تخصیص دهد.
دانشجو یاد خواهد گرفت که چگونه طراحی‌های پیچیده را به ماژول‌ها و ماژول‌های فرعی تقسیم کند قبل از اینکه طراحی‌های اولیه انجام شوند.
دانشجو مراحل ابتدایی لازم برای توسعه FPGA، شامل تخصیص طراحی، راه‌اندازی ماژول‌ها و تقسیم ماژول‌های فرعی را یاد خواهد گرفت.

پیش‌نیازهای دوره

آشنایی با سینتکس اولیه Verilog و System Verilog یا VHDL، اما الزامی نیست.

توضیحات دوره

در این دوره، شما را از طریق طراحی یک پروژه واقعی روی FPGA با استفاده از System Verilog راهنمایی می‌کنیم. ما شما را با نرم‌افزار رایگانی که برای تحلیل، سنتز، شبیه‌سازی RTL و اعتبارسنجی استفاده می‌کنیم، آشنا می‌کنیم.

ما با یادگیری نحوه ترجمه مشخصات طراحی شروع می‌کنیم که به شما امکان می‌دهد که پورت‌های ورودی و خروجی را انتخاب کنید. سپس شما یاد می‌گیرید که چگونه طراحی را به ماژول‌ها تقسیم کرده و چگونه ماژول‌ها را بیشتر به ماژول‌های فرعی تقسیم کنید.

ما از Logism، نرم‌افزار رایگان، برای توضیح view فیزیکی طراحی استفاده می‌کنیم در حالی که از نرم‌افزار Quartus برای طراحی واقعی استفاده می‌کنیم. هر دو نرم‌افزار Logism و Quartus به‌صورت رایگان برای دانلود در دسترس هستند.

در پایان دوره، شما یک تکلیف عملی دریافت خواهید کرد که دانش شما را درباره طراحی پروژه‌های FPGA تقویت می‌کند. ما همچنین طراحی نهایی را تست خواهیم کرد و می‌بینیم که چگونه در دنیای واقعی عمل می‌کنند. شبیه‌سازی نیز روی هر دو نرم‌افزار Logism و Quartus انجام خواهد شد.

برای تعامل بیشتر در دوره، طراحی ما یک تراشه بازیکن پوکر 5 دستی است. ما به طراحی و مدل‌سازی بازی اشاره می‌کنیم و تمام گام‌ها و مراحل درگیر در بازی را قبل از اینکه افکار را کنار هم بگذاریم و به مشخصات بپردازیم، معرفی می‌کنیم. سپس از ابتدا ادامه خواهیم داد تا به تراشه بازیکن پوکر کاربردی برسیم.

این دوره برای چه کسانی مناسب است؟