طراحی سیستم دیجیتال با FPGA با استفاده از Verilog
✅ سرفصل و جزئیات آموزش
آنچه یاد خواهید گرفت:
- یادگیری Verilog از ابتدا روی پلتفرم Vivado
- طراحی ماشینهای حالت محدود (FSM) با کاربردهای واقعی مانند بازیها
- آشنایی با Verilog برای ایجاد رابط بین Vivado و FPGA و پیادهسازی طراحی روی FPGA
- ساخت فایلهای تستبنچ، شبیهسازی و تحلیل مدارهای منطقی برای اعتبارسنجی منطق
توضیحات دوره
مدارهای دیجیتال پایهای هستند که بر اساس آنها کامپیوترها، تلفنهای همراه و ماشین حسابهایی که هر روز استفاده میکنیم ساخته میشوند. این دوره به بررسی این پایهها با استفاده از تکنیکهای مدرن طراحی دیجیتال میپردازد. در این دوره، طراحی، پیادهسازی و تست مدارهای دیجیتال با پیچیدگیهای مختلف، از دروازههای منطقی اولیه تا ماشینهای حالت که عملکردهای مفیدی مانند محاسبات، شمارش، زمانبندی و بسیاری کاربردهای دیگر دارند، آموزش داده میشود.
دانشجویان با تکنیکهای طراحی مدرن با استفاده از زبان توصیف سختافزار (HDL) مانند Verilog آشنا میشوند. آنها یاد میگیرند چگونه سیستمهای منطقی شامل دروازههای اولیه، جمعکنندهها، مالتیپلکسرها، لچها و شمارندهها را طراحی، شبیهسازی و پیاده کنند. عملکرد و نحوه کار دستگاههای منطقی قابل برنامهریزی مانند FPGAs توضیح داده شده و نحوه نگاشت و پیادهسازی طراحیهای HDL روی آنها بررسی میشود.
در این دوره به عنوان یک مبتدی با Verilog آشنا خواهید شد. ما مبانی Verilog و نحوه استفاده از آن در محیط Vivado برای تولید طراحیهای ترکیبی و ترتیبی را میآموزیم. ماشینهای حالت محدود با کاربردهای عملی مانند دستگاههای فروش خودکار، بازی کریکت T20، شمارندهها و موارد دیگر طراحی شده و روی بورد FPGA پیاده میشوند. همچنین مباحثی مانند تولید کلاکهای کند، شیفت رجیسترها، فلیپ فلاپها و شمارندهها برای طراحی پروژههای FPGA در سطوح پایه تا پیشرفته شرح داده میشود. علاوه بر این، فایلهای تستبنچ برای اعتبارسنجی منطق تولید شده و عملکرد طراحی تحلیل میشود. در طول دوره توضیح خط به خط کد ارائه میشود تا دانشجویان بتوانند همزمان با تماشای ویدئو، آن را دنبال کرده و روی بورد خود اجرا کنند.
دسترسی به فایلهای پروژه، مطالب پشتیبان و کدهای مربوطه در این دوره فراهم شده است.
به این دوره بپیوندید و در زمینه Verilog و FPGAs حرفهای شوید.
این دوره برای چه کسانی مناسب است؟
- دانشجویان الکترونیک دیجیتال
- مبتدیان FPGA
- مبتدیان Verilog و VHDL
- دانشجویان مهندسی برق
- علاقهمندان به یادگیری FPGA
- افراد علاقهمند به پروژههای FPGA
طراحی سیستم دیجیتال با FPGA با استفاده از Verilog
-
FPGA برای مبتدیان - چگونه با بورد Basys 3 و Vivado شروع کنیم؟ 25:11
-
ایجاد فایل تستبنچ و شبیهسازی طراحی منطقی 15:20
-
توضیح Verilog برای فلیپ فلاپ D و شبیهسازی در Vivado 13:19
-
توضیح Verilog برای فلیپ فلاپ JK و شبیهسازی در Vivado 19:17
-
توضیح Verilog برای فلیپ فلاپ T و شبیهسازی در Vivado 13:48
-
طراحی ماشینحساب ساده با Verilog - راهنمای گام به گام 27:12
-
طراحی کلاک کند روی بورد FPGA با Verilog - راهنمای گام به گام 10:17
-
از بین بردن اثر نوسان کلید فشاری با Verilog - راهنمای گام به گام 23:07
-
تبدیل باینری به BCD - بورد FPGA Basys 3 - راهنمای گام به گام 01:20:51
-
طراحی سیستم هشدار خانه با Verilog - راهنمای گام به گام 20:17
-
طراحی سیستم پارکینگ خودرو با Verilog - راهنمای گام به گام 18:54
-
طراحی سیستم گاوصندوق دیجیتال با Verilog - راهنمای گام به گام 24:03
-
شمارنده LFSR با Verilog - راهنمای گام به گام 18:23
-
ارتباطات سریال UART-TxD با Verilog - راهنمای گام به گام - بخش 1 01:03:38
-
ارتباطات سریال UART-TxD با Verilog - راهنمای گام به گام - بخش 2 33:04
-
نمایشگر LED متحرک - نمایش بیلبورد DIY با Verilog - راهنمای گام به گام 13:55
-
بازی کریکت T20 روی بورد FPGA با Verilog - راهنمای گام به گام 36:59
-
بازی Whack-a-Mole با Verilog - راهنمای گام به گام 31:13
-
دستگاه فروش با Verilog - راهنمای گام به گام 23:55
مشخصات آموزش
طراحی سیستم دیجیتال با FPGA با استفاده از Verilog
- تاریخ به روز رسانی: 1404/10/04
- سطح دوره:مقدماتی
- تعداد درس:19
- مدت زمان :08:32:43
- حجم :5.45GB
- زبان:دوبله زبان فارسی
- دوره آموزشی:AI Academy